🔥【开源电子】华为逻辑折叠：芯片建筑师
在τ住并学完何博士论文和即华为在ISCAS的展示后，我们对华为提出的逻辑折叠做更细致的解读：
逻辑折叠分为系统折叠、芯片折叠、电路折叠和器件折叠。最简单的理解：系统折叠就是scale up、芯片折叠就是3D封装、器件折叠就是晶体管结构的演进，电路折叠则是相对比较新的概念，同样用3d工艺完成，区别在于功能定位。
从定位来看，器件折叠减少晶体管内部的延时、电路折叠减少不同晶体管间的延时、芯片折叠减少芯片系统内部之间的延时、系统折叠则是减少芯片芯片系统外部的延时，让所有芯片像一个大系统一样工作。
鲲鹏960分为3层：top die、middle die和bottom die，其中上中两层是核心die，承担计算任务，采用face to face的方式用高精度W2W混合键合方式连接，预计有垂直的细通孔连或较少的金属互联层连接上下层器件，保证各晶体管间的高速通信，定义为电路折叠。
bottom die是非核心die，预计承担供电、内存控制器、缓存等外围电路，通过C2W键合+ubumps+TSV的方式连接到middle die的正面金属层。该环节的折叠满足核心计算单元和外围电路的高速通信，定义为芯片折叠。
再往后就是大家所熟悉的scale up（系统折叠），不过鲲鹏作为孤立系统并不涵盖这一点，预计将在昇腾更为细致的体现。
1、电路折叠：这是此次发布最核心的创新，价值量大部分会体现在Fab与配合工艺开发的设备/EDA：中芯、华虹、燕东微、华创、中微、拓荆、华大九天、概伦电子；
2、芯片折叠：预计部分价值量将会迁移至OSAT与键合设备：盛合、通富、长电、精测、拓荆、百傲
3、系统折叠：大家熟悉的scale up标的：盛科、澜起、万通（已有华为合作）、华丰
☎️陈蓉芳/陈瑜熙/向俊儒/祁海超