第一段：芯片行业过去 60 年在干嘛
想象你在盖一栋大楼，里面要塞越多越好的房间。最直接的办法是什么？把砖头做小。砖头越小，同样面积能塞的房间就越多——这就是过去 60 年整个芯片行业在做的事。砖头叫”晶体管”，做小砖头这件事叫”摩尔定律”。
每两年砖头小一半，房间多一倍，电费还更省。所有人都开心，英特尔、台积电、三星，都靠这个吃饭。
第二段：问题来了，砖头小不下去了
但是砖头不能无限小。现在的砖头已经只有几个原子那么厚了，再小就要打架了——电子会乱跑、会漏电、会撞墙。
更糟的是：砖头做得更小，反而更贵。以前砖头小一倍，盖房子还便宜了；现在砖头小一倍，光是做砖头的机器（叫 EUV 光刻机）就一台 2 亿美元，一颗芯片设计费超过 10 亿美元，平均每块砖的成本不降反升。
这就是为什么大家都说”摩尔定律死了”。
第三段：华为这位包工头说了句”你们想错了”
华为这位包工头何庭波站出来说：你们都在死磕”砖头大小”，但盖房子真正在乎的不是砖头多小，是住进去的人多快能从厨房走到卧室。
她把这个新思路叫 τ 缩放。τ 是希腊字母，读”陶”，意思就是”时间”。
翻译成人话：别再纠结物体多小了，开始关心信号跑多快。
这一刀切下去就很妙——因为”时间”这东西，从一颗晶体管开关（万亿分之一秒），到整个数据中心跑一个 AI 任务（百万分之一秒），全都能用同一把尺子量。一把尺子量到底。
那她具体怎么做？四个招数。
招数一：LogicFolding —— 不再摊大饼，开始盖楼
砖头不能再小了，那就往上堆啊！
以前的芯片是一层平铺的，像个老北京四合院。LogicFolding 直接给你盖成上海陆家嘴——把逻辑电路、存储、模拟电路分到不同楼层，垂直叠起来。
这一招用在麒麟 2026 上，同样面积塞进 55% 更多的晶体管（密度从 155 涨到 238 MTr/mm²），还更省电 41%。注意，砖头没变小，工艺没换代，纯靠”会盖楼”赚到的。
这相当于在土地不够的城市，告诉大家：你们别再为地皮打架了，往上盖二十层就行了。
招数二：Unified Bus —— 把高速公路全部统一
现在的数据中心里，数据从一个芯片跑到另一个芯片要换好几次”车”：
在主板上跑用 PCIe（一种协议）
在 GPU 之间用 NVLink（另一种协议）
在机箱之间用 Ethernet（再一种协议）
跨机房用 InfiniBand（又一种协议）
就像你从北京去上海，要先骑自行车、再换公交、再换地铁、再换高铁、再换出租车，每换一次都要排队办手续、买票、安检。80% 的能源都浪费在”换车”上了，真正”赶路”的时间反而很少。
Unified Bus 一刀切——全部统一成一条超级高速公路，从你家门口直达上海。数据不用换车、不用握手、不用排队，跑得飞快。
实测下来，跨机箱传数据的延迟从几十微秒降到 100 纳秒，快了 500 倍。整个机房就像变成一颗超大芯片，文章给这个起了个名字叫”系统即单芯片”。
招数三：Hi-ONE —— 把电线全部换成光纤
数据在芯片之间跑，传统上用”电”——通过铜线传输。但电信号跑远了会衰减、会发热、会变慢。
Hi-ONE 干的事很直接：把芯片之间的”电线”全部换成”光纤”，让数据用光速传。一个模块能传 8 Tb/s（相当于一秒钟传 1000 部高清电影），传输距离从 1 米压到 5 厘米——光的引擎直接贴在封装旁边。
这相当于以前快递员骑电瓶车送货，现在直接换成传送带，瞬间到。
招数四：3D Folding —— 解决”出口太挤”的问题
最后一个问题更隐蔽：当你有很多颗芯片要互相说话时，两两之间都要拉一根线。10 颗芯片要 45 根线，100 颗芯片要 4950 根线，这个增长是平方的（N²），完全失控。
3D Folding 的思路是：别让大家在中间见面，把每个芯片的出口都引到表面，让所有信号在”楼顶”对接。这样连线数量从平方级（N²）降回线性（N），出口不再打架。
这有点像北京春运——以前所有人都挤在一个候车厅，现在改成每个人有自己的天台直接坐直升机走，立刻不堵了。
这四招合起来，到 2035 年的目标是什么？
文章给了一组很硬的数字：硬件集成度提升 100 倍以上。也就是说，2035 年的一颗”系统级 AI 芯片”，能力相当于今天 100 颗芯片堆起来。
而且这一切，不依赖 EUV、不依赖 2nm 制程。
最后说回这篇文章真正的含义——这才是它最值得品的地方：
何庭波是华为半导体的老板。她在文章里反复强调一句话：”我们 2020 到 2026 年量产了 381 款芯片”——这是在告诉所有人，我们说的这些不是 PPT 理论，是已经造出来摆在你面前的东西。
而文章的真正潜台词是：
”你们卡我们 2nm、卡我们 EUV？没关系，我们不跟你们玩这个了。我们换个赛道——不比砖头小，比楼盖得高、比路修得直、比信号跑得快。这个赛道你们没卡过、也没规则，我们来定。”