【东方通信-半导体】5.17周观点：台积电“三层蛋糕”理论，”一定要记住COUPE”
1、5月14日，台积电技术论坛张晓强表示，AI芯片三层蛋糕分为：运算compute、异质整合与3D IC、光子与光互联photonics。其全球首款采用COUPE技术的200Gbps MRM已于今年开始生产，并已实现低于一亿分之一的比特误码率。相较传统铜线，COUPE可让系统能效提升4 倍、延迟降低10倍；若进一步与封装平台深度整合，能效甚至可提升至10倍，延迟降低20倍，成为未来AI数据中心的重要基础技术。在论坛期间，张晓强还表示”一定要记住COUPE。”
2、第一/二层关注点仍在晶体管密度、海岸线密度、异质异构，解决方式为经典半导体工艺，落脚点为制程设备。制程微缩至18A/16A/14A领域，摩尔定律放缓但有效。目前全球最大5.5倍光罩尺寸CoWoS已正式量产，且良率已达98%；28年推出14倍光罩，整合20颗HBM；2029年超过14倍光罩，支持整合24颗HBM。此外，海岸线密度问题也将推动台积电从2.5D走向3D，进一步提升I/O密度。堆叠/键合越来越重要，CMP设备重要性显著提升。
3、第三层关注点在全光互联，解决方式为COUPE平台，落脚点为CPO/OIO。将芯片做大做复杂后，立马衍生出新的问题：如何互联。单颗Chip内部仍可以通过die to die或者预埋LSI互联，但单芯片面积到14倍光罩后，海岸线密度不够、Serdes功耗大与放置空间小、铜线传输距离短损耗大等问题凸显。单chip如论做多大，提升空间也在10倍以内，其集群性能仍弱于万卡/十万卡互联，chip间互联仍需要全光互联。COUPE平台是大尺寸chip发挥集群性能的工程基础；没有COUPE，大尺寸芯片将陷入单卡强集群弱的尴尬境地。COUPE平台的发展几乎可以等同CPO/OIO的发展，产业近期边际进展加速，。
按照GTC标准pod 1152卡GPU配比72台CPO交换器，1000万颗芯片出货量，将对应62.5万台Spectrum CPO交换机。
4、第一/二层蛋糕推荐CMP半导体设备；
第三层蛋糕推荐CPO价值量升级方向：DFAU、保偏光纤。